-
>
인텔, "삼성·TSMC nm(나노) 단위 공정 정확하지 않다…새로운 이름 필요해"
양대규 기자
입력 : 2021.07.27 18:28
ㅣ 수정 : 2021.07.27 18:28
인텔, 공정·패키징 혁신 가속화…"차세대 EUV장비 최초 도입"
[뉴스투데이=양대규 기자] 팻 겔싱어(Pat Gelsinger) CEO 체제의 인텔이 반도체 공정과 패키징에서 새로운 혁신을 보여주겠다고 강조했다.
전 세계에서 가장 미세한 공정을 양산 중인 대만 TSMC와 한국 삼성전자들과는 다른 방법으로 시장 주도권을 얻겠다는 것. 이를 위해 인텔은 새로운 공정에 nm(나노) 단위를 쓰지 않기로 했다.
인텔 10나노 슈퍼핀을 마지막으로 앞으로 공정은 인텔 7, 인텔 4, 인텔 3, 인텔 20A(옹스트롬, 0.1nm) 등으로 공개하겠다는 것이다.
27일 진행된 기자간담회에서 나승주 인텔 코리아 상무는 "인텔 7, 인텔 4 등 새로운 명칭은 길이단위를 의미하는 것이 아니다"며 삼성전자와 TSCM의 7나노, 4나노 노드와는 다르다는 고 강조했다.
권명숙 인텔코리아 사장도 “공정 노드 이름은 업계가 직면한 혼란스러운 문제”라며 “당초 트랜지스터 길이에 따른 물리적 수치였으나 핀펫(FinFET) 기술 적용 이후 기존 방식에서 벗어나게 됐다. 나노라는 기준이 무의미해진 것”이라고 설명했다.
이날 인텔은 2025년과 그 이후 제품 발전을 가속화할 토대가 되는 혁신 기술들을 선보였다.
10년 여 만에 처음 선보이는 새로운 트랜지스터 아키텍처인 리본펫(RibbonFET)을 발표했다. 이와 함께 인텔은 ASML의 차기 제품인 High NA(High Numerical Aperture) EUV(극자외선) 노광장치를 전 세계에서 가장 빠르게 도입한다고 강조했다.
차세대 미세 공정에서 TSMC와 삼성보다 더 나은 성능의 반도체를 개발하겠다는 것.
이날 팻 겔싱어 CEO는 글로벌 ‘인텔 엑셀러레이티드(Intel Accelerated)’ 웹 캐스트에서 “인텔은 첨단 패키징 분야에서의 리더십을 바탕으로, 2025년까지 공정 성능 리더십으로 가는 확실한 길을 모색하기 위해 혁신 로드맵을 가속화하고 있다”며, “인텔은 트랜지스터에서 시스템 레벨까지 기술 진보를 제공하기 위해 비교 불가한 혁신들을 활용하고 있다. 주기율표의 모든 원소가 고갈될 때까지 인텔은 무어의 법칙을 지속해 나갈 것이며 실리콘의 마법과 같은 혁신을 거침없이 추구할 것이다”라고 말했다.
인텔 공동 설립자인 고든 무어가 "마이크로칩 하나에 저장할 수 있는 데이터 양이 24개월마다 2배씩 증가한다"고 말하며, 무어의 법칙은 반도체 업계의 오랜 격언이 됐다. 최근에는 다양한 영역에서 무어의 법칙이 도전받고 있으나, 인텔은 이를 계속 극복하겠다는 의지를 보이고 있다.
특히 팻 겔싱어 CEO는 단순 미세화로 공정 길이를 줄이는 것이 아니라 반도체 설계 능력으로 무어의 법칙을 이루겠다는 것.
인텔 관계자는 "기존의 나노미터 기반 프로세스 공정의 명칭이 실제 게이트 길이와는 일치하지 않는다는 사실을 1997년부터 인식해 왔다"며 "인텔은 반도체 공정에 대한 새로운 명칭을 도입해 고객이 업계 전반의 나노 공정을 보다 정확하게 볼 수 있는 명확하고 일관된 프레임워크를 공개했다"고 강조했다.
인텔이 파운드리 서비스(Intel Foundry Services, IFS)를 출시하며 경쟁사들과 차별성을 보이기 위해서도 이는 중요한 개념이다.
팻 겔싱어 CEO는 “오늘 공개된 혁신은 인텔의 제품 로드맵을 가능하게 할 뿐만 아니라 파운드리 고객에게도 매우 중요한 역할을 할 것”이라며, “IFS에 대한 관심이 높아지고 있고, 오늘 첫 두 주요 고객에 대해 발표하게 되어 매우 기쁘다. 이제 IFS의 활약이 본격적으로 시작될 것”이라고 말했다.
댓글 (0)
- 띄어 쓰기를 포함하여 250자 이내로 써주세요.
- 건전한 토론문화를 위해, 타인에게 불쾌감을 주는 욕설/비방/허위/명예훼손/도배 등의 댓글은 표시가 제한됩니다.
0
/250